PATENT ABSTRACTS OF JAPAN

(11) Publication number:

07161192 A

(43) Date of publication of application: 23 . 06 . 95

(51) Int. CI

G11C 11/418 G11C 11/419 H01L 21/8244 H01L 27/11

(21) Application number: 05304281

(22) Date of filing: 03 . 12 . 93

(71) Applicant:

SHARP CORP

(72) Inventor:

YOSHIDA MAKOTO


(54) MOS STATIC MEMORY

(57) Abstract:

PURPOSE: To reduce an area and power consumption.

CONSTITUTION: Transfer gates TSG1, TSG2 are respectively provided between a bit line BIT, a bit bar line BIT# and both ends of a sense amplifier 3. Thus, at the time of sensing a read, the line BIT, the line BIT# and the amplifier 3 are separated by the gates TSG1, TSG2 to prevent the line BIT and the line BIT# from fully swinging. In this case, the lines BIT and BIT# are regarded as being slightly at a potential difference by a memory cell, and almost no charge and discharge current flow.

COPYRIGHT: (C)1995,JPO



			•	
			-:	
			<i>:</i>	

(19)日本国特許庁 (JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開平7-161192

(43)公開日 平成7年(1995)6月23日

(51)Int.Cl. 6

識別記号

FΙ

G11C 11/418 11/419 H01L 21/8244 27/11

G11C 11/34

301

B

審査請求 未請求 請求項の数2 0 L

(全7頁)

最終頁に続く

(21)出願番号

(22)出願日

特願平5-304281

平成5年(1993)12月3日

(71)出願人 000005049

シャープ株式会社

大阪府大阪市阿倍野区長池町22番22号

(72)発明者 吉田 真

大阪府大阪市阿倍野区長池町22番22号 シ

ヤープ株式会社内


(74)代理人 弁理士 山本 秀策

(54)【発明の名称】MOS型スタティックメモリ装置

(57)【要約】

【目的】 小面積で低消費電力とする。

【構成】 ビット線BITおよびビットバー線BIT# とセンスアンプ3の両端部との間にトランスファーゲー トTSG1, TSG2をそれぞれ設けることにより、リ ードセンス時に、ビット線BITおよびビットバー線B **IT#とセンスアンプ3とをトランスファーゲートTS** G1,TSG2で分離して、ビット線およびビットバー 線BIT#がフルスイングすることを防いでいる。この 時、ピット線BITおよびピットバー線BIT#はメモ リセル 2 によりわずかに電位差が生じているのみでほと んど充放電電流は流れない。



【特許請求の範囲】

【請求項1】 メモリセルが接続されるピット線および ピットバー線のピット線ペア毎にセンスアンプを設け、 該センスアンプの両端部とビット線およびビットバー線 との間にそれぞれ第1のトランスファーゲートをそれぞ れ設け、該センスアンプの両端部とデータバスおよびデ ータバーバスとの間にそれぞれ第2のトランスファーゲ ートをそれぞれ設けたMOS型スタティックメモリ装

1

【請求項2】 メモリセルが接続されるピット線および 10 ビットバー線のビット線ペア毎にセンスアンプを設け、 該センスアンブの両端部とピット線およびピットバー線 との間にそれぞれ、オン抵抗の低い第1のトランスファ ーゲートとオン抵抗の高い第2のトランスファーゲート との並列回路をそれぞれ設け、該センスアンプの両端部 とデータバスおよびデータバーバスとの間にそれぞれ第 3のトランスファーゲートをそれぞれ設けたMOS型ス タティックメモリ装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、書き込み、読みだし回 路を有するMOS型スタティックメモリ装置に関する。 [0002]

【従来の技術】近年、SRAMが1M,4M,16Mと 大容量化するに従い、チップサイズが大きくなるため、 データを伝送する配線が長くなってデータ伝送時間が長 くかかるようになってきた。データの伝送時間を短縮す るため、これらの大容量SRAMではメモリアレー近辺 にローカルセンスアンプにより増幅し外部に出力してい る。このようなSRAMの一例として、IEEE JO URNAL OF SOLID-STATE CIRC UITES, VOL. 25, NO. 5, OCTOBER 1990 1075-1081" A 23-ns 4 —Mb CMOSSRAM with 0.2 μ A S tandby Current" (以下、資料1とい う) に、メモリアレー近辺に置かれるローカルセンスア ンプとして16個のトランジスタを組み合わした例が示 されている。

【0003】また、SRAMの動作電圧の低下、大容量 化に伴う浮遊容量によるピット線間干渉の増大によりメ 40 モリセル内に記憶されてい情報が破壊されやすくなって いる。以下、この現象をメモリ破壊と称する。このよう なメモリ破壊を防ぐ手段として、公開特許公報 S 6 3 一 128662 (以下、資料2という) によれば、フリッ プフロップ型センスアンプによりビット線上に生じたわ ずかな電位差を再生し、データを再書込することにより データ破壊を防いでいる。さらに、このセンスアンプは わずか6個のトランジスタで構成されている。

[0004]

【発明が解決しようとする課題】しかし、上記従来のメ 50 時、ビット線およびビットバー線とセンスアンプとの間

モリ装置では、ローカルにセンスアンプを置くことはす べてのメモリアレイの一辺にセンスアンプを置くことに なり、大きな面積を必要とする。資料1における4-M b SRAM chipを図3に示す。図3を見ると口 ーカルセンスアンプ (SENSE AMPLIFIE R) にかなりの面積を必要としており、全体の約4%を 占めている。この点、上述した資料2のフリップフロッ プ型センスアンプは6素子で構成され、その内の2素子 はまとめることができ、面積上かなり資料1に比べると 有利である。しかし、このフリップフロップ型センスア ンプによりビット線電位を再生するとピット線がフルス ウイングし、ピット線の充放電電流は非常に大きなもの となる。その大きさはビット線容量(C)を、例えば3 p F 、1秒当りの充放電回数すなわち動作周波数(F) を10MHz、ピット線の電圧変化巾(V)を3.3 V、同時に動作するビット線ペア数(N)を128とす ると、電流(I)は

 $I = C \times V \times F \times N$

 $= 3 \times 10^{-11} \times 3$. $3 \times 10 \times 10^{4} \times 128$

20 = 12.7 mA

と見積られ、大きな電流が流れることになる。

【0005】本発明は、上記従来の問題を解決するもの で、小面積で低消費電力であるセンスアンプを用いたM OS型スタティックメモリ装置を提供することを目的と する。

[0006]

【課題を解決するための手段】本発明のMOS型スタテ イックメモリ装置は、メモリセルが接続されるビット線 およびビットバー線のビット線ペア毎にセンスアンプを 設け、該センスアンプの両端部とピット線およびピット バー線との間にそれぞれ第1のトランスファーゲートを それぞれ設け、該センスアンプの両端部とデータバスお よびデータバーバスとの間にそれぞれ第2のトランスフ ァーゲートをそれぞれ設けたものであり、そのことによ り上記目的が達成される。

【0007】また、本発明のMOS型スタティックメモ リ装置は、メモリセルが接続されるピット線およびピッ トバー線のピット線ペア毎にセンスアンプを設け、該セ ンスアンプの両端部とピット線およびピットバー線との 間にそれぞれ、オン抵抗の低い第1のトランスファーゲ ートとオン抵抗の高い第2のトランスファーゲートとの 並列回路をそれぞれ設け、該センスアンプの両端部とデ ータバスおよびデータバーバスとの間にそれぞれ第3の トランスファーゲートをそれぞれ設けたものであり、そ のことにより上記目的が達成される。

[0008]

【作用】上記請求項1の構成により、リード時には、ま ず、ビット線およびビットバー線にメモリセル内にスト レージされていたデータに応じた電位差が生じ、この

の第1のトランスファーゲートは開いておき、センスア ンプはまだセンスをスタートさせない。しばらく時間が 経過した後、センスアンプの両端部にセンスするのに充 分な電位差が生じた時、ビット線およびビットバー線と センスアンプとの間の第1のトランスファーゲートを閉 じ、センスアンプのセンスをスタートさせる。そして、 センスが終了しセンスアンプの両端部に大きな電位差が 生じたところで第2のトランスファーゲートを開き、デ ータバスおよびデータバーバスとにデータを乗せる。こ のように、ビット線およびビットバー線とセンスアンプ 10 との間に第1のトランスファーゲートを設けているの で、リードセンス時にビット線およびビットバー線とセ ンスアンプとを第1のトランスファーゲートで分離し、 ビット線が大きく振幅することを防いでいる。従って、 この1連の動作でピット線およびピットバー線はメモリ セルによりわずかに電位差が生じているのみでほとんど 充放電電流は流れない。

【0009】また、ライト時には、このセンスアンプを 使わなくてもデーターバスおよびデータバーバスをフル スウイングさせてビット線およびビットバー線とセンス 20 アンプとの間の第1のトランスファーゲートおよび第2 のトランスファーゲートを同時に開ければ書き込むこと ができるが、しかし、センスアンプを動作せることによ り、より早くより低消費電力で書き込むことができる。 この書き込み時には、まず、データバスおよびデータバ ーバスはフルスウイングさせず、データに応じたわずか な電位差を乗せ、第2のトランスファーゲートを開き、 センスアンプの両端部にデータを送り込む。次に、セン スアンプの両端部にセンスするに充分な電位差が送り込 まれた時点で、第2のトランスファーゲートを閉じ、セ 30 ンスアンプをスタートさせる。センスアンプの両端部に 充分大きな電位差がセンスできた時点で、ビット線およ びピットバー線とセンスアンプとの間の第1のトランス ファーゲートをそれぞれ開き、ピット線およびピットバ 一線をドライブしてメモリセルに書き込みを行う。この ように、データバスおよびデータバーバスを大振幅させ ないので、より早くより低消費電力で書き込むことがで きる。

【0010】次に、請求項2の構成により、リード時、まず、ピット線およびピットバー線にメモリセル内にス 40トレージされていたデータに応じた電位差が生じ、この時、オン抵抗の低い、ピット線およびピットバー線とセンスアンプとの間の第1のトランスファーゲートはそれぞれ開いておき、センスアンプはまだセンスをスタートさせない。この時点では、オン抵抗の高い第2のトランスファーゲートを開けても閉じても良い。しばらく時間が経過した後、センスアンプの両端部にセンスするに充分な電位差が生じた時、ピット線およびピットバー線とセンスアンプとの間の第1のトランスファーゲートをそれぞれ閉じ、ピット線およびピットバー線とセンスアン

プとの間の第2のトランスファーゲートを開け、センスアンプのセンスをスタートさせる。さらに、センス終れてセンスアンプの両端部に大きな電位差が生じたスコアーゲートを開き、データに大きな電位差が生じたスコアーゲートを開き、データバーバスにデータを乗せる。ことピーダンスファータを乗は低インピーダンスは、ビットバー線は低インで駆動されるので、メモリットランプで駆動されるがらもオン抵抗が高いながらもオン抵抗が高いながらもオン抵抗が高いながらもオン大で駆動し、線がセンスの即かったが、は、カーゲートを介してセンスでを取りしているので、線がセンスファーゲートをオンさせてピット線がセンスカーゲーを介してセンフでをオンさせてピットをカレてカンプにより弱くさるようにしているので、線の振れた。とピット線およびピットにより消費電力も多少は大きくなるが、メモリ破壊に対して耐性がある。

【0011】また、ライト動作は請求項1の構成の場合 と同様に、このセンスアンプを使わなくても、データバ スおよびデータバーバスをフルスウイングさせてビット 線およびピットバー線とセンスアンプとの間の第1のト ランスファーゲート、第3のトランスファーゲートを同 時に開ければ書き込むことができるが、しかし、センス アンプを動作させることにより、より早くより低消費電 力で書き込むことができる。この書き込み時に、まず、 データバスおよびデータバーバスはフルスウイングさせ ず、データに応じてわずかな電位差を乗せ、第3のトラ ンスファーゲートを開き、センスアンプの両端部にデー 夕を送り込む**。次**に、センスアンプの両端部にセンスす るに充分な電位差が送り込まれた時点で、第3のトラン スファーゲートを閉じ、センスアンプをスタートさせ る。センスアンプの両端部に充分大きな電位差がセンス できた時点で、ピット線およびピットバー線とセンスア ンプとの間の第1のトランスファーゲートを開き、ビッ ト線およびビットバー線をドライブしてメモリセルにデ ータの書き込みを行う。このように、データバスおよび データバーバスを大振幅させないので、より早くより低 消費電力で書き込むことができる。

【0012】さらに、ライトビット線の隣接リードビット線に対する干渉に対しても強い耐性を示す。書き込みを行っているビット線の隣のビット線はリード状態にあるが、従来であるとビット線をささえているのはメモリセルとビット線プルアップによってである。このため、ローレベルを支えているのは、メモリセルのみで、場合によってはメモリ破壊を起こしていた。請求項2の構成では、センスアンプによってもローレベルに引いているので干渉に対しても強い耐性を示す。

[0013]

「実施例」以下、本発明の実施例について説明する。 「な電位差が生じた時、ビット線およびビットバー線と センスアンプとの間の第1のトランスファーゲートをそ れぞれ閉じ、ビット線およびビットバー線とセンスアン 50 で、プリチャージ回路1は3個のトランジスタTPU1 ~TPU3からなり、プリチャージ信号PUによって制 御される。メモリセル2は、抵抗R 1 とトランジスタTDR1の接続点AがトランジスタTDR2のゲートに接 続され、また、抵抗R2とトランジスタTDR2の接続 点BがトランジスタTDR1のゲートに接続され、トラ ンジスタTDR1, TDR2をドライバーとするフリッ プフロップと、ビット線BITと接続点Aの間、ビット バー線BIT#と接続点Bの間にそれぞれ設けられ、そ れぞれのゲートがワード線WORDに接続されたアクセスト ランジスタTAC1,TAC2とから構成されている。 10 センスアンプ3は、2個のNMOSトランジスタTSN 1, TSN2と2個のPMOSトランジスタTSP1, TSP2で構成されている。トランジスタTSN1のド レインはセンス線SAを介してピット線BIT側のトラ ンスファーゲートTSG1に、そのゲートはセンスバー 線SA#を介してピットバー線BIT#側のトランスフ ァーゲートTSG2に、そのソースはセンス制御線SA Nに接続されている。トランジスタTSN2のドレイン はセンスバー線SA#を介してピットバー線BIT#側 のトランスファーゲートTSG2に、そのゲートはセン 20 ス線SAを介してピット線BIT側のトランスファーゲ ートTSG1に、そのソースはセンス制御線SANに接 続されている。トランジスタTSP1のドレインはセン ス線SAを介してピット線BIT側のトランスファーゲ ートTSG1に、そのゲートはセンスバー線SA#を介 してピットバー線BIT#側のトランスファーゲートT SG2に、そのソースはセンス制御線SAPに接続され **ている。さらに、トランジスタTSP2のドレインはセ** ンスパー線SA#を介してピットバー線BIT#側のト ランスファーゲートTSG2に、そのゲートはセンス線 SAを介してビット線BIT側のトランスファーゲート TSG1に、そのソースはセンス制御線SAPに接続さ れている。ビット線BIT側のトランスファーゲートT SG1は、センス線SA、カラムトランスファーゲート TCG1を介してデータバスDATAに接続されてい る。また、ピットバー線BIT#側のトランスファーゲ ートTSG2は、センスバー線SA#、カラムトランス ファーゲートTCG2を介してデータバーパスDATA **#に接続されている。これらトランジスタTSP1,T** SN1の接続線Dはセンスアンプ3の一方端部を示し、 また、トランジスタTSP2、TSN2の接続線Eはセ ンスアンプ3の他方端部を示している。さらに、制御線 トにそれぞれ接続され、制御線COLはカラムトランス ファーゲートTCG1,TCG2のゲートにそれぞれ接

たデータに応じた電位差が生じる。この時、ビット線B ITおよびビットバー線BIT#とセンスアンプ3との 間のトランスファーゲートTSG1、TSG2はそれぞ れ開いておき、センス制御線SAP,SANおよびセン ス線SA, SA#の電位を1/2V., にセットする。こ こで、センスアンプ3は、まだセンスをスタートさせな い。しばらく時間が経過した後、センスアンプ3の両端 のセンス線SA、SA#にセンスするのに充分な電位差 が生じた時、ラインSGの電位をGNDに下げて、ビッ ト線BITおよびビットバー線BIT#とセンスアンプ **3との間のトランスファーゲートTSG1,TSG2を** それぞれ閉じ、センス制御線SAPの電位をV.,に、セ ンス制御線SANの電位をGNDに引いてセンスアンブ 3のセンスをスタートさせる。この時、ビット線BIT およびピットバー線BIT#とセンスアンプ3との間の トランスファーゲートTSG1,TSG2がそれぞれ閉 じているために、ビット線BITおよびビットバー線B IT#の電位はメモリセル2により生じた電位差のまま である。さらに、センスアンプ3によるセンスが終了 し、センスアンプ3の両端部のセンス線SA, SA#に 大きな電位差が生じたところで、カラムトランスファー ゲートTCG1,TCG2をそれぞれ開き、データーバ スDATAおよびデータバーバスDATA#にデータを それぞれ乗せる。

【0016】以上の1連の動作で、ピット線BITおよびピットバー線BIT#はメモリセル2によりわずかに電位差が生じているのみで、ほとんど充放電電流は流れない。ただし、ピット線BITおよびピットバー線BIT#は低インピーダンスのもとで駆動されることはないので、メモリ破壊に対しては、効果を及ぼしていない。したがって、セルレシオを大きめに取ったり、メモリセル2自体にメモリ破壊に対して耐性を持たせたり、またはピット線ブルアップをリード期間中にオンさせるなどの、メモリ破壊に対する対策を打つ必要がある。

【0017】また、ライト時には、このセンスアンプ3を使わなくても、データバスDATAおよびデータバーバスDATA#をフルスイングさせ、ピット線BITおよびピットバー線BIT#とセンスアンプとの間のトランスファーゲートTCG1, TCG2を同時に開ければ書きとができるが、しかし、センスアンプ3を動作さとができるが、しかし、センスアカインできるが、しかし、まず、エータバスDATAおよびデータバーバスDATA#は差である。コータバスDATAおよびデータに応じたわずかな電位とがで乗せ、カラムトランスファーゲートTCG1, TCG2をそれぞれ関き、センスアンプ3両端のセンス線SAおよびセンスバー線SA#にセンスするのに充分な電位差が送り

40

R

込まれた時点で、カラムトランスファーゲートTCG 1,TCG2をそれぞれ閉じ、センス制御線SAPの電位をV.に、センス制御線SANの電位をGNDに引いてセンスアンプ3のセンスをスタートさせる。このセンスアンプ3の両端に充分大きな電位差がセンスできた時点で、ビット線BITおよびビットバー線BIT#とセンスアンプ3との間のトランスファーゲートTSG1,TSG2をそれぞれ開き、ビット線BITおよびビットバー線BIT#をドライブしてメモリセル2に書き込みを行う。このように、データバスDATAおよびデータバーバスDATA#を大振幅させないので、より早くより低消費電力でデータを書き込むことができる。

【0018】図2は本発明の第2の実施例を示すMOS型スタティックメモリ装置の回路図である。図2において、図1のMOS型スタティックメモリ装置との相違点は、図1のトランスファーゲートTSG1,TSG2のそれぞれにオン抵抗のやや高いトランスファーゲートTSS1,TSS2をそれぞれ並列に付加し、リードセンス時に、このトランスファーゲートTSS1,TSS2をオンさせてピット線BITおよびピットバー線BIT#がセンスアンプ3により弱く支えられるようにしている。

【0019】即ち、ビット線BITおよびビットバー線 BIT#のペア毎にセンスアンプ3を設け、このセンス アンプ3の両端部は、並列接続されたオン抵抗の低いト **ランスファーゲートTSL1とオン抵抗のやや高いトラ** ンスファーゲートTSS1とを介してピット線BITに 接続され、また、並列接続されたオン抵抗の低いトラン スファーゲートTSL2とオン抵抗のやや高いトランス ファーゲートTSS2とを介してビットバー線BIT# 接続されている。さらに、制御線SLはトランスファー ゲートTSL1, TSL2のゲートにそれぞれ接続さ れ、制御線SSはトランスファーゲートTSS1, TS S2のゲートにそれぞれ接続されている。上記構成によ り、リード時、まず、ワード線WORDの電位が電源電圧V 1. に上昇して、アクセストランジスタTAC1, TAC 2が開き、ビット線BITおよびビットバー線BIT# にメモリセル3内にストレージされていたデータに応じ た電位差が生じる。この時、オン抵抗の低い、ビット線 BITおよびビットバー線BIT#とセンスアンプ3と 40 の間のトランスファーゲートTSL1,TSL2はそれ ぞれ開いておき、センスアンプ3は、まだ、センスをス タートさせない。オン抵抗の高いトランスファーゲート TSS1, TSS2は、この時点では開けても、閉じて も良い。しばらく時間が経過した後、センスアンプ3の 両端にセンスするのに充分な電位差が生じた時、ビット 線BITおよびビットバー線BIT#とセンスアンプ3 との間のトランスファーゲートTSG1、TSG2をそ れぞれ閉じ、ビット線BITおよびビットバー線BIT

S1, TSS2をそれぞれ開け、センス制御線SAPの電位をV...に、センス制御線SANの電位をGNDに引いてセンスアンプ3のセンスをスタートさせる。さらに、センスが終了してセンスアンプ3の両端部に大きな電位差が生じたところで、カラムトランスファーゲート TCG1, TCG2をそれぞれ開き、データバスDAT AおよびデータバーバスDAT A#にデータをそれぞれ乗せる。

【0020】以上の1連の動作でピット線BITおよびピットバー線BIT#は低インピーダンスのセンスアンプ3で駆動されるので、メモリ破壊に対して耐性がある。しかし、ピット線BITおよびピットバー線BIT#を弱いながらもオン抵抗が高いトランスファーゲートTSS1,TSS2をそれぞれ介してセンスアンプ3で駆動するので、図1の構成のものに比べて、ピット線BITおよびピットバー線BIT#の振幅が多少大きくなるので消費電力も多少大きくなる。

【0021】また、ライト動作は、図1の場合と同様 に、このセンスアンプ3を使わなくてもデータバスDA TAおよびデータバーバスDATA#をフルスウイング させ、ビット線BITおよびビットバー線BIT#とセ ンスアンプ3との間のトランスファーゲートTSL1. TCG2を同時に開ければデータを書き込むことができ るが、しかし、センスアンプ3を動作させることによ り、より早くより低消費電力でデータを書き込むことが できる。この書き込み時に、まず、データバスDATA およびデータバーバスDATA#はフルスウイングさせ ず、データに応じたわずかな電位差を乗せ、カラムトラ ンスファーゲートTCG1、TCG2をそれぞれ開き、 センスアンプ3の両端部のセンス線SAおよびセンスバ 一線SA#にデータをそれぞれ送り込む。次に、センス アンプ3の両端部にセンスするに充分な電位差が送り込 まれた時点で、カラムトランスファーゲートTCG1, TCG2をそれぞれ閉じ、センス制御線SAPの電位を V.,,に、センス制御線SANの電位をGNDに引き、セ ンスアンプ3をスタートさせる。センスアンプ3の両端 部に充分大きな電位差がセンスできた時点で、ビット線 BITおよびビットバー線BIT#とセンスアンプ3と の間のトランスファーゲートTSL1, TSL2をそれ それ開き、ビット線BITおよびビットバー線BIT# をドライブしてメモリセル2にデータの書き込みを行 う。このように、データバスDATAおよびデータバー バスDATA#を大振幅させないので、より早くより低 消費電力でデータを書き込むことができる。


阿端にセンスするのに充分な電位差が生じた時、ビット 線BITおよびビットバー線BIT#とセンスアンプ3 との間のトランスファーゲートTSG1, TSG2をそれぞれ閉じ、ビット線BITおよびビットバー線BIT か、従来では、ビット線を支えているのはメモリセル #とセンスアンプ3との間のトランスファーゲートTS 50 とビット線プルアップによってである。このため、ロー レベルを支えているのは、メモリセルのみで、場合によってはメモリ破壊を起こしていた。この第2の実施例ではセンスアンプ3によってもローレベルに引いているので干渉に対しても強い耐性を示す。

[0023]

【発明の効果】以上により本発明によれば、ビット線およびビットバー線とセンスアンプとの間に第1のトランスファーゲートを設けることにより、ビット線およびビットバー線を第1のトランスファーゲートで分離してビット線が大振幅することを防いでいるため、小面積で低 10 消費電力のセンスアンプを得ることができる。

【0024】また、センスアンプの両端部とビット線およびビットバー線との間にそれぞれ、オン抵抗の低い第1のトランスファーゲートとオン抵抗の高い第2のトランスファーゲートとの並列回路をそれぞれ設けることにより、第2のトランスファーゲートをオンさせてビット線がセンスアンプにより弱く支えられるようにしているため、小面積でビット線干渉に強いセンスアンプを得る

【図1】



ことができる。

【図面の簡単な説明】

【図1】本発明の第1の実施例を示すMOS型スタティックメモリ装置の回路図である。

【図2】本発明の第2の実施例を示すMOS型スタティックメモリ装置の回路図である。

【図3】従来の資料1における4-Mb SRAM chipを示す図である。

【符号の説明】

[0 2 メモリセル

3 センスアンプ

TSG1, TSG2, TSL1, TSL2, TSS1,

TSS2 トランスファーゲート

TCG1, TCG2 カラムトランスファーゲート


BIT ビット線

BIT# ビットパー線


DATA データバス

DATA# データバーバス

【図2】



【図3】



4-Mb SRAM chip.

フロントページの続き

(51)Int.Cl. ⁶

識別記号

FΙ

7210-4M

H01L 27/10

311 381

	· •
	•
	•
	-
	ŕ